キーワード・画像検索はこちら
AIナビはこちら
ログイン
カスタマイズ集計
企業情報
採用情報
サービス案内
利用料金
お問い合わせ
ユーザー登録
ヘルプ＆ガイド
米CadenceとTSMC、AIおよび3D-ICチップ設計を推進
・半導体設計用EDA (電子設計自動化)大手の米Cadence Design Systemsは4月24日、台湾積体電路製造(TSMC)との長年にわたる協業をさらに深化させ、認定済み設計フロー、シリコン実証済みIP、継続的な技術提携を通じて、3D-ICおよび先進ノード技術のシリコン実現までの期間を加速すると発表した。
・Cadenceは、TSMCのN2P、N5、N3プロセスノード向けIPの主要プロバイダーとして、チップレットやSoC....
・Cadenceは、TSMCのN2P、N5、N3プロセスノード向けIPの主要プロバイダーとして、チップレットやSoC....
このニュースは有料会員限定です。
会員登録いただくと、期間限定で続きをお読みいただけます。
さらに、以下のようなコンテンツを無料でご利用いただけます。
- 市場技術レポート
- 世界の自動車生産 / 販売台数
- モデルチェンジ予測
- 自動車業界の最新ニュース
- 自動車部品 300品目のシェア・供給情報
日本
03-4241-3907
米国
メキシコ
ドイツ
中国 (上海)
タイ
インド
